Tại hội nghị GTC 2024, NVIDIA tiết lộ rằng TSMC và Synopsys sẽ tích hợp công nghệ quang khắc tính toán (NVIDIA cuLitho) mới của NVIDIA vào quy trình sản xuất của họ. Mục tiêu là tăng tốc độ phát triển và phá vỡ các hạn chế vật lý hiện tại để sản xuất loạt chip bán dẫn mới và tiên tiến hơn.
Với sự hợp tác của TSMC và Synopsys, hai công ty hàng đầu trong lĩnh vực thiết kế giải pháp từ silicon đến hệ thống, NVIDIA cuLitho sẽ được áp dụng vào phần mềm, quy trình sản xuất, và hệ thống của họ. Điều này giúp tăng cường tốc độ sản xuất chip và hỗ trợ cho việc phát triển GPU NVIDIA Blackwell mới nhất.
cuLitho của NVIDIA, một công nghệ được ứng dụng rộng rãi bởi các nhà sản xuất chất bán dẫn lớn, giải quyết một trong những khối lượng công việc tính toán nặng nề nhất trong sản xuất chất bán dẫn. Trước đây, mỗi lớp mặt nạ chuẩn cho chip cần tới 30 triệu giờ CPU, yêu cầu sự hiện diện của các trung tâm dữ liệu lớn. Giờ đây, với sự tăng tốc của cuLitho, 350 hệ thống NVIDIA H100 có thể thay thế cho 40,000 hệ thống CPU, cải thiện đáng kể tốc độ sản xuất, giảm chi phí, diện tích sử dụng, và tiêu thụ năng lượng.
Từ khi ra mắt, cuLitho đã giúp TSMC khai thác những cơ hội mới trong phát triển công nghệ mẫu. Khi áp dụng cuLitho, TSMC và đối tác đã ghi nhận tốc độ xử lý tăng 45 lần cho các luồng cong và 60 lần đối với các luồng kiểu Manhattan truyền thống, đánh dấu sự khác biệt lớn giữa hai phong cách mặt nạ – cong và giới hạn theo hướng ngang hoặc dọc.
Sassine Ghazi, Chủ tịch kiêm Giám đốc điều hành của Synopsys, nhấn mạnh tầm quan trọng của việc hợp tác với TSMC và NVIDIA trong việc mở rộng quy mô sản xuất ở mức độ angstrom. Ghazi nhấn mạnh rằng, với sự chuyển đổi sang nút sản xuất tiên tiến, quang khắc tính toán đòi hỏi độ phức tạp và chi phí tính toán cao hơn, và cuLitho đã giúp đối phó với những thách thức này.
NVIDIA cũng đã phát triển thuật toán AI tạo sinh mới, nhằm cải thiện đáng kể hiệu quả của cuLitho. Quy trình AI mới này giúp tăng gấp đôi tốc độ xử lý so với trước, cho phép tạo ra các mặt nạ nghịch đảo gần như hoàn hảo và cải thiện hiệu quả của quá trình sửa lỗi tiệm cận quang học lên gấp đôi. Điều này giảm thiểu chi phí và khắc phục các điểm nghẽn trong chu kỳ phát triển sản xuất, mở ra cơ hội cho việc thiết kế giải pháp mới mẻ cho chip 2nm và các thế hệ tiếp theo.
