NVIDIA đã trình bày phương pháp tiếp cận của mình với các bộ tăng tốc AI thế hệ tiếp theo, giới thiệu cách triển khai “silicon photonic” sáng tạo tại hội nghị IEDM 2024.
Với các kỹ thuật hiện đại, ngành công nghiệp bán dẫn đã đạt đến điểm mà nhu cầu đổi mới là rất cấp thiết, vì nhu cầu điện toán AI đang tăng mạnh theo thời gian. Bất cứ khi nào có cuộc thảo luận về tương lai của bao bì, quang tử silicon (SiPh) là một phương pháp được coi là giải pháp thay thế khả thi cho các phương pháp thông thường.
Điều thú vị là tại hội nghị IEDM 2024, NVIDIA đã trình bày một chiến lược độc đáo (thông qua Ian Cutress) cho các bộ tăng tốc thế hệ tiếp theo, bao gồm sử dụng một SiPh interpose và xếp chồng các ô GPU theo chiều dọc cho một sản phẩm điện toán lớn như vậy.
Việc triển khai của Team Green đề xuất tích hợp các silicon xen kẽ quang tử, thay thế các kết nối điện hiện có. Việc sử dụng SiPh mang lại một số lợi ích, như cấp băng thông cao hơn và độ trễ thấp hơn, cùng với việc là phương pháp tiết kiệm năng lượng hơn nhiều so với các phương pháp khác. Không chỉ các bộ xen kẽ, mà NVIDIA còn có kế hoạch sử dụng 12 SiPh trong giao tiếp nội chip và liên chip, tối ưu hóa luồng dữ liệu giữa các ô GPU riêng lẻ, điều này rất quan trọng đối với khả năng mở rộng và hiệu suất.
Điều thú vị là kỹ thuật xếp chồng GPU lại trở thành tâm điểm hấp dẫn nhất trong tầm nhìn của NVIDIA, vì công ty đã tiết lộ việc sử dụng “xếp chồng 3D” hoặc xếp chồng nhiều ô GPU theo chiều dọc, để tăng mật độ chip và giảm diện tích chiếm dụng. Team Green gọi cấu hình này là “tầng GPU”, với bốn ô GPU trong một tầng, tất cả được xếp chồng theo chiều dọc, để giảm độ trễ kết nối và có thể triển khai cổng nguồn. Không chỉ có GPU, mà NVIDIA cũng sẽ xếp chồng chip DRAM 3D.
Nhà phân tích Ian Cutress nhận thấy việc triển khai các công nghệ này sẽ diễn ra trong vòng năm năm tới, có thể là từ năm 2028 đến năm 2030, do quá trình phát triển rất phức tạp.
Nguồn: wccftech
