HomeCông NghệQualcomm ra mắt kiến trúc xếp chồng HBC dưới DRAM

Qualcomm ra mắt kiến trúc xếp chồng HBC dưới DRAM

Published on

Qualcomm vừa trình làng giải pháp công nghệ đột phá mang tên HBC dành cho thị trường trung tâm dữ liệu AI, hứa hẹn giải quyết triệt để nút thắt cổ chai bộ nhớ và mở ra kỷ nguyên hiệu năng mới.

Tại sự kiện Investors Day 2026, nền tảng HBC đã được Qualcomm giới thiệu thuộc hệ sinh thái Dragonfly. Kiến trúc này ứng dụng thiết kế chip xếp chồng 3D, kết hợp trực tiếp bộ xử lý tính toán với bộ nhớ nhằm tối đa hóa băng thông và dung lượng. Hiện tại, công nghệ HBM đang là tiêu chuẩn cho các bộ tăng tốc tính toán AI nhưng dần bộc lộ nhược điểm về mức tiêu thụ điện năng lớn, dẫn đến chi phí vận hành ngày càng đắt đỏ.

Với công nghệ HBC, Qualcomm khẳng định giải pháp này sẽ tiêu thụ ít năng lượng hơn cho mỗi tác vụ xử lý, đồng thời tăng cường băng thông và giảm thiểu tổng chi phí sở hữu. Kiến trúc này được xây dựng dựa trên bốn trụ cột cốt lõi: dẫn đầu công nghệ tích hợp 3D, thiết kế cấp độ hệ thống, làm chủ công nghệ bộ nhớ LPDDR và chuyên môn tối ưu hóa năng lượng.

A presentation slide titled 'High Bandwidth Memory (HBM)' highlights drawbacks such as 'High, inefficient' energy per token, 'Limited' effective memory bandwidth, and 'High' system TCO, alongside a visualization of a stacked memory chip.

Về mặt cấu trúc, bộ tăng tốc HBC được đặt ngay bên dưới một khối bộ nhớ LPDDR. Loại bộ nhớ này được ưu tiên sử dụng nhờ lợi thế vượt trội về dung lượng. Hai thành phần này được liên kết chặt chẽ với nhau thông qua mạng lưới kết nối xuyên silicon TSV.

The image shows a presentation slide introducing 'Qualcomm High Bandwidth Compute (HBC) technology,' highlighting benefits like 'Lower' energy per token and 'Higher' effective memory bandwidth, alongside an image of a sleek multi-layered chip.

Thế hệ đầu tiên dự kiến sẽ được triển khai vào giữa năm 2027 trên dòng chip tăng tốc AI250. Lối thiết kế này sẽ tích hợp khối LPDDR tăng cường trên cùng một đế hữu cơ 2D. Theo đó, mỗi card AI250 sẽ đạt mức băng thông 133 TB/s, cao gấp 18 lần so với thế hệ AI200.

A diagram showing highlighted components labeled 'LPDDR Stack,' 'HBC accelerator,' '2D organic substrate,' and 'TSV' with an abstract design in the background.

Trong bài toán cạnh tranh, giải pháp mới hứa hẹn mang lại băng thông trên mỗi watt điện cao gấp 6 lần so với HBM, và dung lượng trên mỗi watt cao gấp 200 lần so với SRAM. Qualcomm đang tích cực làm việc với các đối tác chuỗi cung ứng chiến lược để giải quyết những thách thức lớn nhất của ngành AI hiện nay.

A Qualcomm presentation slide titled 'Multi-generation accelerator roadmap' shows AI200, AI250, and AI300 models with projected AI accelerator TAM of '$680B' by FY29.

Hướng đến tương lai, Qualcomm cũng hé lộ lộ trình phát triển thế hệ HBC thứ hai dự kiến ra mắt vào năm 2028. Giải pháp này sẽ đồng hành cùng dòng chip tăng tốc AI300, cung cấp mức băng thông hiệu quả cao gấp 54 lần so với bản AI200 và nâng mức băng thông trên mỗi watt điện lên gấp 7 lần so với chuẩn HBM truyền thống.

Nguồn: wccftech

tin mới nhất

GHẾ GAMING RAZER SOMA CHROMA: TUYỆT ĐỈNH ĐỒNG BỘ

Mẫu ghế gaming RGB đầu tiên của Razer sở hữu hệ thống đèn Razer...

Qualcomm tham vọng dẫn đầu hiệu năng đơn nhân với Dragonfly C1000

Qualcomm vừa chính thức bước chân vào thị trường vi xử lý trung tâm...

Meta trình làng kính thông minh Meta Glasses hợp tác cùng EssilorLuxottica

Meta vừa chính thức giới thiệu dòng kính thông minh Meta Glasses, một sản...

Valve xác nhận hợp tác cùng NVIDIA, đưa SteamOS tiếp cận đông đảo game thủ PC

Bắt đầu bằng những cải tiến về khả năng tương thích cho nền tảng...

Intel và Cadence mở rộng hợp tác để tối ưu tiến trình 14A

Cadence và Intel Foundry mở rộng hợp tác nhiều năm, kết hợp công cụ...

tin liên quan