Công nghệ LogicFolding của Huawei, dù ra đời trong bối cảnh ngặt nghèo của các lệnh trừng phạt và được đánh giá là một bước đột phá, dường như vẫn chưa thể sánh ngang với những tiến bộ về thu nhỏ tiến trình sản xuất mà Qualcomm và Apple đang theo đuổi cho chip di động. Nguyên nhân cốt lõi nằm ở “cái giá phải trả” về mặt nhiệt lượng.
Kurnal Insights vừa công bố các bức ảnh chụp cấu trúc vi mạch (die shot) của con chip Huawei Kirin 9050 Pro. Bức ảnh tiết lộ một lõi tính toán và một lõi SRAM được liên kết thông qua LogicFolding – công nghệ xếp chồng các mạch logic theo chiều dọc.
Phương pháp này giúp tăng mật độ tính toán ngay cả khi các mạch đơn lẻ không thể nhồi nhét bóng bán dẫn dày đặc như các tiến trình tiên tiến. Cụ thể, các lớp silicon/tấm wafer chủ động được dán trực tiếp mặt đối mặt thông qua công nghệ liên kết lai đồng-đồng với mật độ cực cao (khoảng cách chỉ ~1,5 μm). Cách tiếp cận này giúp rút ngắn đáng kể đường truyền tín hiệu và tận dụng các liên kết dọc siêu vi (xuống tới quy mô micromet), cho phép các tầng silicon riêng biệt hoạt động đồng nhất như một khối hoàn chỉnh (monolithic).
Sự chú ý dành cho LogicFolding đã bùng nổ vào hôm qua khi rộ lên thông tin Qualcomm mua lại một số bằng sáng chế từ Huawei. Tuy nhiên, Qualcomm sau đó đã nhanh chóng đính chính rằng họ không phải là “net payer” trong thỏa thuận cấp phép này, và bản hợp đồng đó hoàn toàn không liên quan đến công nghệ LogicFolding.
Lời khẳng định của Huawei và góc nhìn trái chiều từ chuyên gia
Về phần mình, Huawei khẳng định LogicFolding không tạo ra gánh nặng nhiệt lượng lớn như nhiều người lo ngại. Hãng cho biết quá trình “gập” (folding) này đã thay thế các đường dây phẳng dài truyền thống bằng những liên kết dọc lai ngắn gọn hơn.
Nhờ đó, chiều dài đường kết nối lõi thông thường được giảm khoảng 20%, trong khi một số đường truyền trọng yếu có thể thu ngắn tới ~70%. Hệ quả là, Huawei tuyên bố họ có thể cắt giảm khoảng 50% bộ đệm xung nhịp, giúp hạ thấp điện dung cũng như các yêu cầu về điện áp và năng lượng đi kèm.
Tuy nhiên, chuyên gia bán dẫn @Taog_1575 trên nền tảng X lại không đồng tình với quan điểm này. Theo ông, rào cản nhiệt lượng từ LogicFolding trên nhiều khía cạnh lại khá tương đồng với công nghệ Mạng lưới Cấp điện Mặt sau (BSPDN – Backside Power Delivery Network) – kiến trúc mà các dây cấp nguồn được chuyển ra mặt sau của tấm silicon để nhường chỗ cho các đường truyền dữ liệu tốc độ cao ở mặt trước.
“Ngay cả khi bạn đạt được mật độ nhiệt thấp hơn bằng cách hạn chế thiết kế (không xếp chồng các cell hiệu năng cao theo chiều dọc) hoặc giảm mức tiêu thụ điện năng nhờ rút ngắn đường truyền tín hiệu, bạn vẫn sẽ phải đối mặt với vấn đề quá nhiệt do khả năng tản nhiệt của chip bị suy giảm.”
Ông nhấn mạnh đây chính là lý do then chốt khiến Qualcomm và Apple “không hề hứng thú với LogicFolding cho vi xử lý di động của họ.” Ở một góc độ rộng hơn, vị chuyên gia cũng đưa ra dự đoán kém lạc quan: phải đến năm 2030, công nghệ bán dẫn của Huawei mới có thể bắt kịp tiến trình N3E hiện tại của TSMC.
Nguồn: wwccftech
